M进制可逆计数器的设计、仿真及实验
上传时间： 2013-10-17
上传用户：oojj
该程序实现的是10进制的计数器，具有置位复位的功能。
上传时间： 2015-04-18
上传用户：sunjet
24,60,100进制的计数器，还有数字时钟，欢迎下载哦~
上传时间： 2013-12-07
上传用户：wweqas
该代码是100进制可逆计数器的源代码，已经在软件上调试过了，比较有用的
上传时间： 2015-08-23
上传用户：冇尾飞铊
60进制加法计数器设计时主要采用数电知识，采用清零法和反馈置数法进行电路设计。用两片74161，采用反馈清零法进行电路设计，此时相当于设计两个加法计数器，左边的是高位片，此时的高位片在电路中相当于是一片六进制的加法计数器，逢六进清零，右边的是低位片，相当于一个十进制的加法计数器，逢十清零，此电路采用置零法与反馈清零法用multisim中进行仿真
上传时间： 2017-05-21
上传用户：ztj182002
使用VHDL实现16进制的计数器的算法程序
上传时间： 2013-12-06
上传用户：xuanjie
1.七段数码管译码器 2.4人表决器 3.4进制加减法计数器~具有进位和借位功能
上传时间： 2013-12-20
上传用户：ecooo
功能：双字节十六进制小数转换成双字节ＢＣＤ码小数 入口条件：待转换的双字节十六进制小数在R2、R3中。 出口信息：转换后的双字节ＢＣＤ码小数仍在R2、R3中。 影响资源：PSW、A、B、R2、R3、R4、R5 堆栈需求： ６字节
上传时间： 2014-07-23
上传用户：han_zh
费诺编码的步骤: A 将概率按从大到小的顺序排列 B 按编码进制数将概率分组，使每组概率和尽可能接近或相等。 C 给每组分配一位码元 D 将每一分组再按同样原则划分，重复b和c，直到概率不再可分为止
上传时间： 2016-06-24
上传用户：xinyuzhiqiwuwu
6进制计数器VHDL程序 --文件名：counter6.vhd。 --功能：6进制计数器，有进位C
上传时间： 2013-04-24
上传用户：蠢蠢66
